PCI Express 2.0 verdoppelt die Übertragungsgeschwindigkeit der Spezifikation 1.1 von 2,5 Gbit/s auf 5,0 Gbit/s pro Anschluss. So kann die Anforderungen sowohl hinsichtlich Bandbreite als auch schmaleren Verbindungsleitungen in Rechenzentren sowie Speicher-, High-End-Grafik- und Netzwerk-Infrastruktur-Anwendungen erfüllt werden. Die Abwärtskompatibilität mit PCI Express 1.1 und PIPE-Spezifikationen erlaubt Entwicklern die Performance- und Power-Optimierung bei gleichzeitiger Kompatibilität mit existierenden Bausteinen. Die DesignWare-PHY-IP übertrifft deutlich die elektrische Spezifikation für PCI Express 2.0 in Bereichen wie Jitter, Toleranzen und Empfangsempfindlichkeit. Das führt zu einem robusten Entwurf ohne Performance-Einbußen. Die DesignWare-PHY-IP für PCI-Express 2.0 enthält hochentwickelte Diagnosefunktionen sowie ATE-Testvektoren. Diese ermöglichen einen At-Speed-Test des PHY. Die DesignWare-PHY-IP ist in digitalen Standard-CMOS-Technologien implementiert und erfordert keine speziellen Prozessoptionen. So wird die SoC-Integration vereinfacht und sichert einen hohen Yield in der Produktion.
"Durch die Versorgung der Entwickler mit einem robusten, silizium-erprobten PCI-Express-2.0-PHY, welcher die Common-Platform-Technologie unterstützt, bleibt Synopsys auch weiterhin führend in Sachen IP", sagte David Steer, Leiter des Bereichs IP-Business-Development bei Chartered Semiconductor. "Durch Kombination der DesignWare-PHY-IP mit den Multi-Sourcing-Möglichkeiten der Common-Platform-Technologie ergibt sich für Entwickler der Vorteil, einen hochwertigen Mixed-Signal-PHY zu haben, der unter Verwendung eines einzigen GDSII-Datensatzes bei verschiedenen Herstellern produziert werden kann."
"Wir haben im Bereich PHY-IP umfassend mit Synopsys zusammengearbeitet und waren sehr angetan von ihrer Architektur, der technischen Expertise und der exzellenten technischen Unterstützung," bemerkt Regina Darmoni, Leiterin der Analog/Mixed-Signal- und Digital-Foundry bei IBM. "DesignWare-PHY für PCI-Express 2.0, die in IBMs 65-nm-ASIC- sowie 65-nm-Common-Platform-Foundry-Technologie erhältlich ist, versetzt uns in die Lage, hochwertige Lösungen erfolgreich auf den Markt zu bringen."
"PCI-SIG begrüßt die Einführung der neuen Synopsys-DesignWare-PHY-IP für PCI-Express 2.0," kommentiert Al Yanes, PCI-SIG Chairman und President. "Als aktives Mitglied von PCI-SIG hilft Synopsys, die Industrie auf den verbreiteten Einsatz der PCI-Express-Technologie vorzubereiten. Wir sind erfreut zu sehen, wie Synopsys den Entwicklern ermöglicht, die aktuellste Spezifikation in ihre Chips zu integrieren."
"Mit dem Launch der DesignWare-PHY für PCI-Express 2.0 haben Entwickler nun Zugriff auf eine vollständige, silizium-erprobte IP-Lösung aus einer Hand," sagt John Koeter, Senior Director of Marketing for IP and Services bei Synopsys. "Als führender Anbieter von PCI-Express-IP investieren wir auch weiterhin massiv in unsere IP-Roadmap, um risikoarme, hochwertige IP-Lösungen anbieten zu können, die unseren Kunden helfen, ausgezeichnete Produkte schneller auf den Markt zu bringen."
Verfügbarkeit
Die DesignWare-PHY-IP für PCI-Express-2.0 ist ab sofort in führenden 65-nm-Prozesstechnologien verfügbar, namentlich in der Common-Platform-Technologie von IBM und Chartered. Diese bietet Anwendern eine "Copy-Exact"-, Multi-Source-Fähigkeit und ermöglicht so, das Design ohne jegliche Änderungen in führenden 65-nm-Prozessen bei verschiedenen Herstellern fertigen zu lassen. Die DesignWare-IP für Digital-Controller- sowie die Verification-IP für PCI-Express 2.0 sind ebenfalls bereits verfügbar. Weitere Informationen sowie eine virtuelle Tour duch das Synopsys-IP-Lab finden Sie auf www.synopsys.com/pciexpress. Ferner können Sie am Mixed-Signal-IP-Blog auf http://synopsysoc.org/... teilnehmen.
Über DesignWare® IP
Synopsys bietet ein breites Portfolio hochwertiger, silizium-erprobter digitaler, Mixed-Signal- und Verification-IP für System-On-Chip-Designs. Als führender Anbieter von Connectivity-IP stellt Synopsys die industrieweit umfassendsten Lösungen für weit verbreitete Protokolle wie beispielsweise USB, PCI-Express, SATA, Ethernet und DDR bereit. Außer der Connectivity-IP bietet Synopsys SystemC-Transaction-Level-Modelle zur Erstellung Virtueller Plattformen für die schnelle Pre-Silicon-Entwicklung von Software. In Kombination mit unserer zuverlässigen IP-Entwicklungsmethodik, beträchtlichem Investment in Qualität und umfassender technischer Unterstützung ermöglicht DesignWare-IP Entwicklern, die Markteinführungszeit zu verkürzen und das Integrationsrisiko zu reduzieren. Weitere Informationen über DesignWare-IP finden Sie auf www.synopsys.com/designware.