Synopsys, Inc. (Nasdaq: SNPS), ein weltweit führender Anbieter von Software und IP zum Entwurf und zur Fertigung integrierter Schaltungen, hat die Synopsys-Low-Power-Lösung Eclypse(TM) vorgestellt. Es handelt sich um die industrieweit umfassendste Suite bewährter System-Level-, Verifikations-, Implementierungs- und Signoff-Tools, Intellectual-Property (IP), Methoden und Dienstleistungen für die Low-Power-Chip-Entwicklung. Die Eclypse-Lösung passt Synopsys' bewährte Produkte in einen stromlinienförmigen, einfach anzuwendenden Low-Power-Arbeitsablauf ein, welcher alle Phasen des Entwurfsprozesses umfasst. Das Ergebnis ist, dass die Eclypse-Lösung Entwicklungsteams in die Lage versetzt, hochentwickelte Low-Power-Techniken einzusetzen und dabei die Produktivität zu steigern, das Entwurfsrisiko zu reduzieren, und schließlich hochwertiges Silizium zu erzielen, womit die Power-, Chipflächen- sowie Yield-Ziele erreicht oder gar übertroffen werden. Um Kunden die Vorteile der Eclypse-Lösung nahe zu bringen, wird Synopsys eine Reihe von Seminaren rund um die Welt durchführen.
Hochentwickelte Low-Power-Entwurfstechniken wie MTCMOS-Power-Gating, Multi-Voltage sowie dynamische Spannungs- und Frequenzskalierung (DVFS) erzwingen eine wesentliche Änderung der Art und Weise, wie Ingenieure Chips entwickeln und verifizieren. Diese Techniken können die Verlustleistung in Deep-Submicron-Chips drastisch reduzieren, erforderten jedoch bislang unstrukturierte, zeitintensive, risikobehaftete und manuelle Verifikations- und Implementierungsansätze. Die Low-Power-Lösung Eclypse kombiniert ein breites Feld moderner Techniken, Methoden, Standards sowie Automatisierung, um den Low-Power-Entwurf und die Verifikation zu vereinfachen.
Auf der Grundlage von mehr als zehn Jahren Erfahrung im Low-Power-Design bietet die Low-Power-Lösung Eclypse mehrere neue, hochentwickelte Low-Power-Technologien. Verbessertes Clock-Gating und Low-Power-Clock-Tree-Synthese erlauben Entwicklern, ihre Taktstrukturen hinsichtlich Low-Power zu optimieren und dennoch die vorgegebenen Skew- und Timingziele zu erreichen. Die weiterentwickelte Multi-Threshold-Leakage-Optimierung zur Beschränkung des Vt-Verhältnisses bietet optimale Leakage-Power-Recovery unabhängig von den Process-Corners eines Designs. Die verbesserte Automatisiserung für Power-Switch-Insertion und -Optimierung ermöglicht Power-Planning-Exploration sowie "What-If"-Analyse mittels Spannungsabfall- und Flächenconstraints.
Die Eclypse-Lösung unterstützt die Industrie-Standardsprache Unified-Power-Format (UPF), die zur Erfassung der Low-Power-Designanforderungen eingesetzt wird. Die folgenden UPF-fähigen Tools gehören dazu: MVRC(tm) und VCS® mit MVSIM(tm), Schlüsselkomponenten der Verifikationsplattform Discovery(tm), sowie Design Compiler®, Power Compiler(tm), IC Compiler(tm), DFT MAX(tm), Formality®, und PrimeTime®, Schlüsselkomponenten der Design-Plattform Galaxy(tm). Vervollständigt wird die Lösung durch weitere Tools für Low-Power-Design, darunter neben Innovator(tm), HSPICE®, HSIM®, NanoSim®, TetraMAX® und PrimeRail(tm) auch DesignWare®-IP und Synopsys Professional Services. Die Eclypse-Lösung unterstützt offene Methoden, einschließlich derer, die im "Low Power Methodology Manual" (LPMM) beschrieben sind, welches gemeinsam von Synopsys und ARM verfasst wurde.
"Die Low-Power-Lösung Eclypse ist das Ergebnis einer intensiven, mehrjährigen Anstrengung mit dem Ziel, die industrieweit umfassendste silizium-erprobte Lösung für Low-Power-Chipentwicklung zu erstellen" sagte George Zafiropoulos, VP des Bereichs Solutions Marketing bei Synopsys. "Mit Eclypse hat Synopsys seine bewährten Low-Power-Tools, IP, Methodiken und Dienstleistungen in einer einfach anzuwendenden Lösung vereint, so dass Designteams die neuesten Low-Power-Techniken rasch und mit Zuversicht einsetzen können."
Eclypse-Low-Power-Seminarreihe
Synopsys wird eine Reihe von Eclypse-Low-Power-Seminaren durchführen, um Chip-Entwicklungsteams verstehen zu helfen, wie sie die neuesten Low-Power-Entwurfstechniken im Rahmen der Eclypse-Lösung anwenden können. Die Seminare werden einen Überblick über die Eclypse-Lösung geben und Schlüsselelemente eines automatisierten Low-Power-Design-Workflows im Detail behandeln. Um sich über Seminare in Ihrer Nähe zu informieren, besuchen Sie bitte www.synopsys.com/eclypse.
Preise und Verfügbarkeit Die Low-Power-Lösung Eclypse mit UPF-Unterstützung ist ab sofort verfügbar. Der Preis hängt von der jeweiligen Konfiguration ab.
Hochentwickelte Low-Power-Entwurfstechniken wie MTCMOS-Power-Gating, Multi-Voltage sowie dynamische Spannungs- und Frequenzskalierung (DVFS) erzwingen eine wesentliche Änderung der Art und Weise, wie Ingenieure Chips entwickeln und verifizieren. Diese Techniken können die Verlustleistung in Deep-Submicron-Chips drastisch reduzieren, erforderten jedoch bislang unstrukturierte, zeitintensive, risikobehaftete und manuelle Verifikations- und Implementierungsansätze. Die Low-Power-Lösung Eclypse kombiniert ein breites Feld moderner Techniken, Methoden, Standards sowie Automatisierung, um den Low-Power-Entwurf und die Verifikation zu vereinfachen.
Auf der Grundlage von mehr als zehn Jahren Erfahrung im Low-Power-Design bietet die Low-Power-Lösung Eclypse mehrere neue, hochentwickelte Low-Power-Technologien. Verbessertes Clock-Gating und Low-Power-Clock-Tree-Synthese erlauben Entwicklern, ihre Taktstrukturen hinsichtlich Low-Power zu optimieren und dennoch die vorgegebenen Skew- und Timingziele zu erreichen. Die weiterentwickelte Multi-Threshold-Leakage-Optimierung zur Beschränkung des Vt-Verhältnisses bietet optimale Leakage-Power-Recovery unabhängig von den Process-Corners eines Designs. Die verbesserte Automatisiserung für Power-Switch-Insertion und -Optimierung ermöglicht Power-Planning-Exploration sowie "What-If"-Analyse mittels Spannungsabfall- und Flächenconstraints.
Die Eclypse-Lösung unterstützt die Industrie-Standardsprache Unified-Power-Format (UPF), die zur Erfassung der Low-Power-Designanforderungen eingesetzt wird. Die folgenden UPF-fähigen Tools gehören dazu: MVRC(tm) und VCS® mit MVSIM(tm), Schlüsselkomponenten der Verifikationsplattform Discovery(tm), sowie Design Compiler®, Power Compiler(tm), IC Compiler(tm), DFT MAX(tm), Formality®, und PrimeTime®, Schlüsselkomponenten der Design-Plattform Galaxy(tm). Vervollständigt wird die Lösung durch weitere Tools für Low-Power-Design, darunter neben Innovator(tm), HSPICE®, HSIM®, NanoSim®, TetraMAX® und PrimeRail(tm) auch DesignWare®-IP und Synopsys Professional Services. Die Eclypse-Lösung unterstützt offene Methoden, einschließlich derer, die im "Low Power Methodology Manual" (LPMM) beschrieben sind, welches gemeinsam von Synopsys und ARM verfasst wurde.
"Die Low-Power-Lösung Eclypse ist das Ergebnis einer intensiven, mehrjährigen Anstrengung mit dem Ziel, die industrieweit umfassendste silizium-erprobte Lösung für Low-Power-Chipentwicklung zu erstellen" sagte George Zafiropoulos, VP des Bereichs Solutions Marketing bei Synopsys. "Mit Eclypse hat Synopsys seine bewährten Low-Power-Tools, IP, Methodiken und Dienstleistungen in einer einfach anzuwendenden Lösung vereint, so dass Designteams die neuesten Low-Power-Techniken rasch und mit Zuversicht einsetzen können."
Eclypse-Low-Power-Seminarreihe
Synopsys wird eine Reihe von Eclypse-Low-Power-Seminaren durchführen, um Chip-Entwicklungsteams verstehen zu helfen, wie sie die neuesten Low-Power-Entwurfstechniken im Rahmen der Eclypse-Lösung anwenden können. Die Seminare werden einen Überblick über die Eclypse-Lösung geben und Schlüsselelemente eines automatisierten Low-Power-Design-Workflows im Detail behandeln. Um sich über Seminare in Ihrer Nähe zu informieren, besuchen Sie bitte www.synopsys.com/eclypse.
Preise und Verfügbarkeit Die Low-Power-Lösung Eclypse mit UPF-Unterstützung ist ab sofort verfügbar. Der Preis hängt von der jeweiligen Konfiguration ab.
