Synopsys, Inc. (Nasdaq:SNPS), ein weltweit führender Anbieter von Software und IP zum Entwurf und zur Fertigung integrierter Schaltungen, und Novelics, ein führender Anbieter von Embedded-Memory-IP, geben die Erweiterung des Synopsys-DesignWare®-IP-Portfolios um eine innovative SRAM-1T-Embedded-Memory-IP bekannt. Diese ist in Bulk-Logic-CMOS-Technologie implementiert und verursacht keine zusätzlichen Fertigungskosten. Als Teil eines kooperativen Abkommens mit Novelics bezüglich Technologie-Lizenzierung und -Entwicklung wird Synopsys auch eine Familie von Low-Power- und High-Performance-Standard-SRAM-IP anbieten. Die neue silizium-erprobte DesignWare-Embedded-Memory-IP wird den Entwurf und die Fertigung von Systems-on-Chip (SoC) ermöglichen, welche höhere Performance und bessere Power-Effizienz aufweisen.
DesignWare-coolSRAM-1T(tm)-Memory-IP
Moderne und feature-reiche Produkte erfordern schnellere und power-effizientere SoCs mit zunehmend größeren On-Chip-Speicherbereichen. High-Density-SRAM-1T-Memory-IP ermöglicht die Integration von bis zu dreimal mehr Speicher als ein Standard-6T-SRAM, wodurch Chips mehr Systemspeicher beinhalten können, so dass die Leistungsaufnahme und die gesamten Systemkosten gesenkt werden. Das DesignWare-coolSRAM-1T ist in einem Bulk-Logic-CMOS-Prozess implementiert und erfordert keine zusätzlichen Masken oder Fertigungsschritte. Diese Implementierung bedeutet für Entwickler eine echte kostenneutrale Lösung, die im Vergleich zu bisherigen SRAM-1T-Produkten bis zu 15 Prozent der Fertigungskosten einspart.
Im Gegensatz zu den Produkten der Mitbewerber ist die DesignWare-coolSRAM-1T-Memory-IP eine compiler-basierte Lösung. Entwickler erhalten unmittelbaren Zugriff auf die speziell benötigte Memory-IP-Instanz, ohne irgendwelche Kompromisse bezüglich Speicherkapazität oder Topologie eingehen zu müssen. Die Kombination, nicht höchste Wafer-Preise zahlen zu müssen und der Flexibilität der compiler-basierten Technologie ermöglicht den Entwicklern, auf Systemebene Leistungsaufnahme und Kosten zu reduzieren, auch für Designs mit nur geringem Speicheranteil.
DesignWare-coolSRAM-Memory-IP
Zusätzlich zu dem SRAM-1T-Produkt wird Synopsys eine Familie von High-Performance- und Low-Power-Standard-SRAMs anbieten, die Single-Port-6T, Dual-Port-8T, Register-File und Ultra-High-Density-ROM beinhalten. Die neue DesignWare-coolSRAM-Memory-IP ermöglicht die Implementierung eines 32Kbyte-Cachespeichers mit einer Betriebsfrequenz von mehr als 1GHz und einer Leistungsaufnahme von weniger als 6µW/MHz, wie Messungen bei einem aktuellen 65nm-Low-Power-Prozess zeigen. Die Compiler beinhalten ferner moderne Features zur Kontrolle der Leistungsaufnahme wie Leakage-Kontrolle und Block-Level-Sleep-Mode, um ein System-Level-Power-Management zu implementieren und damit die Batterie-Lebensdauer für tragbare Geräte zu erhöhen.
"Embedded-Memory repräsentiert oft über 50 Prozent der Transistoren eines Chips und spielt daher eine entscheidende Rolle für Entwickler, ihre Entwürfe zu differenzieren", bemerkt Joachim Kunkel, Vice President und General Manager der Solutions Group bei Synopsys. "Synopsys expandiert in diesen rasch wachsenden IP-Markt mit einer einzigartigen SRAM-1T-Embedded-Memory-IP-Lösung, die es Entwicklern erlaubt, die Systemkosten und das Integrationsrisiko zu senken, und ihnen dennoch einen Palette von Standard-SRAMs mit Low-Power- und High-Performance-Charakteristiken bietet."
"Wir haben einen immensen Entwicklungsaufwand zur Differenzierung unserer SRAM-IT-Technologie getrieben," führt Cyrus Afgahi, Chief Executive Officer von Novelics, aus. "Die Bündelung der Kräfte mit Synopsys ermöglicht uns, gegenseitig von der gemeinsamen Technologieentwicklung zu profitieren und zusammen eine sehr robuste Charakterisierungs- und Qualitätssicherungsmethode zu entwickeln, um höchste Qualität unserer Produkte garantieren zu können."
"coolSRAM- und coolSRAM-1T-Embedded-Memory-IP ist in unseren aktuellen und fortschritlichsten Designs implementiert," erläutert Mohy Abdelgany, Chief Executive Officer der Halbleiterfirma Newport Media. "Wir haben es geschafft, die gesamte Leistungsaufnahme und die Siliziumfläche signifikant zu reduzieren, und befinden uns bereits in der Serienproduktion. Wir sind schon gespannt auf die Weiterentwicklung der coolSRAM- und coolSRAM-IT-Technologie durch Synopsys und Novelics."
Verfügbarkeit
Die SRAM- und SRAM-1T-IP wird im ersten Quartal 2008 verfügbar sein. Für weitere Informationen über DesignWare-Embedded-Memory-IP besuchen Sie bitte www.synopsys.com/....
Über Novelics
Novelics, mit Hauptsitz in Aliso Viejo, USA, bietet ein Portfolio innovativer Embedded-Memory-IP für Low-Power- und High-Performance-ASIC-, ASSP- und SoC-Designs. Novelics' compiler-generierte "Cool"- und "Zero-Leakage"-Memory-IPs beinhalten coolSRAM-1TTM, coolSRAM- 6TTM, coolOTPTM, High-Speed-coolCacheTM, coolCAM TM und coolROM TM. Die gesamte Novelics-Memory-IP ist implementiert für Standardlogik-CMOS-Prozesse ohne zusätzliche Masken- oder Prozessschritte, um die Kosten zu minimieren und die Zuverlässigkeit und Portierbarkeit zu maximieren. Novelics' Kunden entwickeln Low-Power-Konsumer-, Mobilfunk-, High-Speed-Computing-, Netzwerk- und industrielle Anwendungen. Für weitere Information besuchen Sie www.novelics.com.
DesignWare-coolSRAM-1T(tm)-Memory-IP
Moderne und feature-reiche Produkte erfordern schnellere und power-effizientere SoCs mit zunehmend größeren On-Chip-Speicherbereichen. High-Density-SRAM-1T-Memory-IP ermöglicht die Integration von bis zu dreimal mehr Speicher als ein Standard-6T-SRAM, wodurch Chips mehr Systemspeicher beinhalten können, so dass die Leistungsaufnahme und die gesamten Systemkosten gesenkt werden. Das DesignWare-coolSRAM-1T ist in einem Bulk-Logic-CMOS-Prozess implementiert und erfordert keine zusätzlichen Masken oder Fertigungsschritte. Diese Implementierung bedeutet für Entwickler eine echte kostenneutrale Lösung, die im Vergleich zu bisherigen SRAM-1T-Produkten bis zu 15 Prozent der Fertigungskosten einspart.
Im Gegensatz zu den Produkten der Mitbewerber ist die DesignWare-coolSRAM-1T-Memory-IP eine compiler-basierte Lösung. Entwickler erhalten unmittelbaren Zugriff auf die speziell benötigte Memory-IP-Instanz, ohne irgendwelche Kompromisse bezüglich Speicherkapazität oder Topologie eingehen zu müssen. Die Kombination, nicht höchste Wafer-Preise zahlen zu müssen und der Flexibilität der compiler-basierten Technologie ermöglicht den Entwicklern, auf Systemebene Leistungsaufnahme und Kosten zu reduzieren, auch für Designs mit nur geringem Speicheranteil.
DesignWare-coolSRAM-Memory-IP
Zusätzlich zu dem SRAM-1T-Produkt wird Synopsys eine Familie von High-Performance- und Low-Power-Standard-SRAMs anbieten, die Single-Port-6T, Dual-Port-8T, Register-File und Ultra-High-Density-ROM beinhalten. Die neue DesignWare-coolSRAM-Memory-IP ermöglicht die Implementierung eines 32Kbyte-Cachespeichers mit einer Betriebsfrequenz von mehr als 1GHz und einer Leistungsaufnahme von weniger als 6µW/MHz, wie Messungen bei einem aktuellen 65nm-Low-Power-Prozess zeigen. Die Compiler beinhalten ferner moderne Features zur Kontrolle der Leistungsaufnahme wie Leakage-Kontrolle und Block-Level-Sleep-Mode, um ein System-Level-Power-Management zu implementieren und damit die Batterie-Lebensdauer für tragbare Geräte zu erhöhen.
"Embedded-Memory repräsentiert oft über 50 Prozent der Transistoren eines Chips und spielt daher eine entscheidende Rolle für Entwickler, ihre Entwürfe zu differenzieren", bemerkt Joachim Kunkel, Vice President und General Manager der Solutions Group bei Synopsys. "Synopsys expandiert in diesen rasch wachsenden IP-Markt mit einer einzigartigen SRAM-1T-Embedded-Memory-IP-Lösung, die es Entwicklern erlaubt, die Systemkosten und das Integrationsrisiko zu senken, und ihnen dennoch einen Palette von Standard-SRAMs mit Low-Power- und High-Performance-Charakteristiken bietet."
"Wir haben einen immensen Entwicklungsaufwand zur Differenzierung unserer SRAM-IT-Technologie getrieben," führt Cyrus Afgahi, Chief Executive Officer von Novelics, aus. "Die Bündelung der Kräfte mit Synopsys ermöglicht uns, gegenseitig von der gemeinsamen Technologieentwicklung zu profitieren und zusammen eine sehr robuste Charakterisierungs- und Qualitätssicherungsmethode zu entwickeln, um höchste Qualität unserer Produkte garantieren zu können."
"coolSRAM- und coolSRAM-1T-Embedded-Memory-IP ist in unseren aktuellen und fortschritlichsten Designs implementiert," erläutert Mohy Abdelgany, Chief Executive Officer der Halbleiterfirma Newport Media. "Wir haben es geschafft, die gesamte Leistungsaufnahme und die Siliziumfläche signifikant zu reduzieren, und befinden uns bereits in der Serienproduktion. Wir sind schon gespannt auf die Weiterentwicklung der coolSRAM- und coolSRAM-IT-Technologie durch Synopsys und Novelics."
Verfügbarkeit
Die SRAM- und SRAM-1T-IP wird im ersten Quartal 2008 verfügbar sein. Für weitere Informationen über DesignWare-Embedded-Memory-IP besuchen Sie bitte www.synopsys.com/....
Über Novelics
Novelics, mit Hauptsitz in Aliso Viejo, USA, bietet ein Portfolio innovativer Embedded-Memory-IP für Low-Power- und High-Performance-ASIC-, ASSP- und SoC-Designs. Novelics' compiler-generierte "Cool"- und "Zero-Leakage"-Memory-IPs beinhalten coolSRAM-1TTM, coolSRAM- 6TTM, coolOTPTM, High-Speed-coolCacheTM, coolCAM TM und coolROM TM. Die gesamte Novelics-Memory-IP ist implementiert für Standardlogik-CMOS-Prozesse ohne zusätzliche Masken- oder Prozessschritte, um die Kosten zu minimieren und die Zuverlässigkeit und Portierbarkeit zu maximieren. Novelics' Kunden entwickeln Low-Power-Konsumer-, Mobilfunk-, High-Speed-Computing-, Netzwerk- und industrielle Anwendungen. Für weitere Information besuchen Sie www.novelics.com.
