Der eingebaute Mikrocontroller des mit 4 Ports ausgestatteten Quad-GigPHYTER V (DP83864) von National Semiconductor stellt ein Novum auf dem Gigabit-Ethernet-Markt dar. Er gibt Systementwicklern die Möglichkeit, ihre Designs mit geringem Zeitaufwand individuell zuzuschneiden und aufzuwerten. Features wie das Ansteuern mehrerer LEDs, Kabeldiagnose oder auch neue Applikationen wie die IP-Telefon-Erkennung lassen sich durch einfache Softwareänderungen nachrüsten. Bei anderen Lösungen wäre dagegen ein komplettes Chip-Redesign bzw. die Hinzufügung externer Logik erforderlich, was die Markteinführungszeit verzögert, zusätzliche Risiken birgt und die Systemkosten insgesamt in die Höhe treiben würde.
Kernstück des DP83864 ist der GigPHYTER-V-Core, der gleichsam die Basis der fünften Ethernet-Transceiver-Generation des Unternehmens darstellt. Durch seine umfangreiche, praxis- und laborerprobte Interoperabilität erreicht dieser äußerst kompakte und durch extrem geringe Verlustleistung gekennzeichnete Core ein hohes Leistungs- und Zuverlässigkeits-Niveau. Jeder der vier mit einer Vielzahl von Features ausgestatteten Gigabit-Ports des Bausteins unterstützt die Ethernet-Protokolle 10BASE-T, 100BASE-TX und 1000BASE-T, sodass eine kosteneffektive und reibungslose Aufrüstung gegenwärtiger Fast-Ethernet-Applikationen möglich ist. Da die Kabel-Performance über den IEEE-Spezifikationen liegt, besteht ausreichend Spielraum und Toleranz bei Verwendung von Netzwerk-Kabeln minderer Qualität.
“National Semiconductor ist seit mehr als 10 Jahren Mitglied mehrerer Konsortien am InterOperability Laboratory”, sagte Gerard Nadeau vom InterOperability Lab der University of New Hampshire. “Produkte, die wie der Quad DP83864 GigPHYTER V von National am InterOperability Laboratory geprüft wurden, helfen bei der Gewährleistung der Interoperabilität für alle Mitglieder der Gigabit-Ethernet-Gemeinde.”
Die GigPHYTER V-Familie stützt sich, anders als traditionelle DSP-orientierte Architekturen, auf Nationals Bestand an innovativen analogen Design-Techniken. So zeichnet sich die Familie durch eine optimale Kombination aus analoger Signalvorverarbeitung und DSP-Technik aus, um bei maximaler Signalaufbereitung mit einer minimalen Datenbusbreite auszukommen. Dank dieses Konzepts kann ein kleinerer DSP mit weniger Leistungsaufnahme zum Einsatz kommen, der die Verlustleistung insgesamt reduziert und die Verwendung eines kostengünstigeren Gehäuses erlaubt.
“Der DP83864 stellt ein weiteres branchenführendes Produkt auf der Basis unseres optimierten GigPHYTER-V-Cores dar”, sagte Jeff Waters, Product Line Director bei der Networking Division von National Semiconductor. “Seine erprobte Interoperabilität und die Flexibilität, die er für das Systemdesign mit sich bringt, unterstützen unsere Kunden bei der zügigen Markteinführung attraktiver Produkte.”
Der ideal für das Design von L2- bis L4-Switches geeignete, IEEE 802.3-konforme DP83864 wird über ein MII-, GMII-, RGMII- oder SGMII-Interface direkt an den MAC-Layer (Media Access Controller) angebunden. Aufgrund seiner Auto-Negotiation- und Parallel-Detection-Fähigkeit gemäß IEEE 802.3u ermöglicht der Baustein eine reibungslose Plug-and-Play-Konfiguration. Da lediglich zwei Versorgungsspannungen (1,8 V für den Core und 2,5 V für den Analog- und I/O-Teil) benötigt werden, wird das Leiterplatten-Design stark vereinfacht.