Die voll integrierte Lösung TestWay Express ermöglicht es Elektronik-Herstellern, ihre Prozesskette vom Design bis zum Versand zu optimieren, indem:
- Die Produktionslinie definiert wird, einschließlich einer Kombination von Bestückungs-, Inspektions- und Testmaschinen
- Testnadeln intelligent so gesetzt werden, dass die Testabdeckung maximiert wird und die Adapterkosten minimiert werden. Gilt für das Ausgangsdesign und bei Änderungen
- Die Testabdeckung für jede einzelne Strategie anhand theoretischer Modelle abgeschätzt wird und die kombinierten Ergebnisse optimiert werden
- Eingangsdaten-Dateien für jede Teststufe generiert werden, die die Testmöglichkeiten für die gewählte Strategie berücksichtigt
- Die tatsächliche Testabdeckung gemessen wird. Dazu werden Post-Debug Testprogramme oder Coverage-Daten importiert
- Die anfängliche Abschätzung mit der tatsächlich gemessenen Abdeckung des Testprogramms verglichen wird und so Lücken der Gesamt-Teststrategie aufgedeckt werden
Die Fähigkeit, schlanke Testprogramme generieren zu können, bietet insbesondere bei den Takaya-Flying-Prober-Testsystemen große Vorteile:
- Verringerte Debugging-Zeit: Modelle zu Maschinenfähigkeiten, Algorithmen zur Generierung automatischer Tests, Methoden zur Auswahl optimaler Testnadelwinkel und ausgefeilte Schaltungsanalysen arbeiten zusammen, um die nach dem Datei-Output erforderliche Maschinen-Debuggingzeit zu reduzieren und damit die Verfügbarkeit zu erhöhen.
- Erhöhte Testabdeckung: Push-Through Technologie ermöglicht automatischen Test einfacher Cluster, um die Testabdeckung über Bauteile mit niedriger Impedanz zu erhöhen.
- Reduzierter Engineering-Aufwand: Automatische Bauteilmodellierung und intelligente Möglichkeitsbewertung kooperieren, um Engineeringzeit einzusparen.
- Erhöhte Maschinengeschwindigkeit: Ausgefeilte Algorithmen zur Schaltungsanalyse ermöglichen die Generierung von Tests hoher Fehlermöglichkeitsabdeckung ohne überflüssige Testschritte.
- Verminderte Maschinenbelastung: Leistungsfähige Testabdeckungs-Analysatoren arbeiten auf Basis der Modelle der Maschinenfähigkeiten und ermöglichen dabei die Optimierung kombinierter Tests über mehrere Maschinen, um eine schlanke Teststrategie zu erreichen.
ASTER hat Ausgabeprozessoren für zahlreiche, in der Branche verbreitete Test-, Inspektions- und Bestückungsmaschinen entwickelt. Dazu gehören: Acculogic; Aeroflex: 4200; Agilent: i3070; Assembléon; ASSET; Checksum; Corelis; Goepel; JTAG Technologies; MIRTEC; MYDATA; SPEA: 3030/4030/4040; Temento; Takaya: APT8400/94xx/9600; Teradyne: GR228x/TS12x, SPECTRUM, Z1800 und TRI: 518/5001/8001.
Sie wünschen sich detailliertere Informationen oder eine Demonstration dieser neuen Features? Besuchen Sie ASTER Technologies am Stand 352 in Halle A1 der Electronica, die vom 13. bis 16. November 2012 in München stattfindet.
- Die Produktionslinie definiert wird, einschließlich einer Kombination von Bestückungs-, Inspektions- und Testmaschinen
- Testnadeln intelligent so gesetzt werden, dass die Testabdeckung maximiert wird und die Adapterkosten minimiert werden. Gilt für das Ausgangsdesign und bei Änderungen
- Die Testabdeckung für jede einzelne Strategie anhand theoretischer Modelle abgeschätzt wird und die kombinierten Ergebnisse optimiert werden
- Eingangsdaten-Dateien für jede Teststufe generiert werden, die die Testmöglichkeiten für die gewählte Strategie berücksichtigt
- Die tatsächliche Testabdeckung gemessen wird. Dazu werden Post-Debug Testprogramme oder Coverage-Daten importiert
- Die anfängliche Abschätzung mit der tatsächlich gemessenen Abdeckung des Testprogramms verglichen wird und so Lücken der Gesamt-Teststrategie aufgedeckt werden
Die Fähigkeit, schlanke Testprogramme generieren zu können, bietet insbesondere bei den Takaya-Flying-Prober-Testsystemen große Vorteile:
- Verringerte Debugging-Zeit: Modelle zu Maschinenfähigkeiten, Algorithmen zur Generierung automatischer Tests, Methoden zur Auswahl optimaler Testnadelwinkel und ausgefeilte Schaltungsanalysen arbeiten zusammen, um die nach dem Datei-Output erforderliche Maschinen-Debuggingzeit zu reduzieren und damit die Verfügbarkeit zu erhöhen.
- Erhöhte Testabdeckung: Push-Through Technologie ermöglicht automatischen Test einfacher Cluster, um die Testabdeckung über Bauteile mit niedriger Impedanz zu erhöhen.
- Reduzierter Engineering-Aufwand: Automatische Bauteilmodellierung und intelligente Möglichkeitsbewertung kooperieren, um Engineeringzeit einzusparen.
- Erhöhte Maschinengeschwindigkeit: Ausgefeilte Algorithmen zur Schaltungsanalyse ermöglichen die Generierung von Tests hoher Fehlermöglichkeitsabdeckung ohne überflüssige Testschritte.
- Verminderte Maschinenbelastung: Leistungsfähige Testabdeckungs-Analysatoren arbeiten auf Basis der Modelle der Maschinenfähigkeiten und ermöglichen dabei die Optimierung kombinierter Tests über mehrere Maschinen, um eine schlanke Teststrategie zu erreichen.
ASTER hat Ausgabeprozessoren für zahlreiche, in der Branche verbreitete Test-, Inspektions- und Bestückungsmaschinen entwickelt. Dazu gehören: Acculogic; Aeroflex: 4200; Agilent: i3070; Assembléon; ASSET; Checksum; Corelis; Goepel; JTAG Technologies; MIRTEC; MYDATA; SPEA: 3030/4030/4040; Temento; Takaya: APT8400/94xx/9600; Teradyne: GR228x/TS12x, SPECTRUM, Z1800 und TRI: 518/5001/8001.
Sie wünschen sich detailliertere Informationen oder eine Demonstration dieser neuen Features? Besuchen Sie ASTER Technologies am Stand 352 in Halle A1 der Electronica, die vom 13. bis 16. November 2012 in München stattfindet.
