Altera - Marktführer bei CPLDs – gab neue Benchmark-Ergebnisse bekannt, die dokumentieren, dass die MAX II-Bausteine durchschnittlich um 50 Prozent schneller als die nächsten Wettbewerbsprodukte sind. Mit diesen Ergebnissen unterstreicht Altera seine führende Position in bezug auf die Performance - zu einem Zeitpunkt wo die Nachfrage nach höherer Core-Performance in CPLD-Designs dramatisch ansteigt.
“MAX II-Bausteine bieten einen inhärenten Leistungsvorteil gegenüber herkömmlichen Makrozell-basierten CPLDs durch ihre neue Register-optimierte Struktur mit kurzen Routing-Pfaden,“ sagte Luanne Schirrmeister, Alteras Director Product Marketing für die MAX-Produkte. „Mit diesen Performance-Vorteilen, kombiniert mit geringen Kosten, etabliert sich die MAX II-Familie als bevorzugte Lösung für viele Designs in allen Elektronik-Segmenten.“
Ein kürzlich von Gartner Dataquest veröffentlichter Report zeigt, dass CPLD-Anwender verstärkt nach höherer Performance verlangen. Für 2003 belegt der Bericht, das fast 70 Prozent der Designs eine Geschwindigkeit von mehr als 30 MHz hatten und dass die Designs mit mehr als 100 MHz das größte Wachstum aufzeigen. Mit Core-Frequenzen von mehr als 300 MHz kann die MAX II-Familie diese Anforderungen der künftigen Designs an die Geschwindigkeit leicht erfüllen. Weitere Informationen zu diesem Report mit dem Titel “Technology Road Map to Future ASIC and FPGA Designs: User Wants and Needs“ sind unter www.gartner.com erhältlich.
Die Benchmark-Analyse wurde mit den MAX II-CPLDs von Altera und den neuesten CPLDs von Lattice Semiconductor Corporation und Xilinx Inc durchgeführt. Mit der entsprechenden Design-Software wie Quartus® II Version 4.0 von Altera, Lattice’s ispLEVER Version 3.0 und Xilinx ISE Version 6.2 wurden mehr als 100 Designs für die entsprechenden Bausteine compiliert. Nach dem „Best-effort“-Ansatz zeigte sich, dass die MAX II-Bausteine bei der Performance im Durchschnitt die ispXPLD- Bausteine von Lattice um 80 Prozent und die CoolRunner II-CPLDs von Xilinx um 50 Prozent übertrafen.
“MAX II-Bausteine bieten einen inhärenten Leistungsvorteil gegenüber herkömmlichen Makrozell-basierten CPLDs durch ihre neue Register-optimierte Struktur mit kurzen Routing-Pfaden,“ sagte Luanne Schirrmeister, Alteras Director Product Marketing für die MAX-Produkte. „Mit diesen Performance-Vorteilen, kombiniert mit geringen Kosten, etabliert sich die MAX II-Familie als bevorzugte Lösung für viele Designs in allen Elektronik-Segmenten.“
Ein kürzlich von Gartner Dataquest veröffentlichter Report zeigt, dass CPLD-Anwender verstärkt nach höherer Performance verlangen. Für 2003 belegt der Bericht, das fast 70 Prozent der Designs eine Geschwindigkeit von mehr als 30 MHz hatten und dass die Designs mit mehr als 100 MHz das größte Wachstum aufzeigen. Mit Core-Frequenzen von mehr als 300 MHz kann die MAX II-Familie diese Anforderungen der künftigen Designs an die Geschwindigkeit leicht erfüllen. Weitere Informationen zu diesem Report mit dem Titel “Technology Road Map to Future ASIC and FPGA Designs: User Wants and Needs“ sind unter www.gartner.com erhältlich.
Die Benchmark-Analyse wurde mit den MAX II-CPLDs von Altera und den neuesten CPLDs von Lattice Semiconductor Corporation und Xilinx Inc durchgeführt. Mit der entsprechenden Design-Software wie Quartus® II Version 4.0 von Altera, Lattice’s ispLEVER Version 3.0 und Xilinx ISE Version 6.2 wurden mehr als 100 Designs für die entsprechenden Bausteine compiliert. Nach dem „Best-effort“-Ansatz zeigte sich, dass die MAX II-Bausteine bei der Performance im Durchschnitt die ispXPLD- Bausteine von Lattice um 80 Prozent und die CoolRunner II-CPLDs von Xilinx um 50 Prozent übertrafen.
