Altera präsentiert Innovation bei 20 nm

Alteras Bausteine der nächsten Generation forcieren "Silicon Convergence"

Unterschleißheim, (PresseBox) - Altera präsentiert mehrere entscheidende Innovationen für seine nächste Generation von 20-nm-Produkten. Um die sogenannte "Silicon Convergence" weiter zu forcieren, bietet Altera Anwendern eine ultimative Systemintegrationsplattform, die die Hardwareprogrammierbarkeit von FPGAs mit der Softwareflexibilität von digitalen Signalprozessoren und Mikroprozessoren zusammen mit der Leistungsfähigkeit von anwendungsspezifischer Hard-Intellectual-Property (IP) kombiniert. Die Architektur-, Software- und Prozess-Innovationen, die Altera bei 20 nm einführt, ermöglichen die Entwicklung verbesserter Mixed-System-Strukturen, die neue Maßstäbe bezüglich Performance, Bandbreite, Integration und Energieeffizienz setzen.

Alteras 20-nm-Mixed-System-Struktur umfasst die Integration von 40-GBit/s-Transceiver-Technologie, DSP-Block-Architektur der nächsten Generation mit variabler Genauigkeit und einer IEEE 754 Gleitkomma-Performance von über 5 TFLOPs sowie von heterogenen 3D-ICs, die FPGAs mit benutzerdefinierten HardCopy®-ASICs oder eine Vielzahl von anderen Technologien wie Speicher, ASICs von Drittanbietern und optische Schnittstellen über eine innovative Hochgeschwindigkeits-Schnittstelle einbinden. Altera ist das einzige Unternehmen, das FPGAs mit ASICs in einem Baustein implementieren kann.

Die 20-nm-Mixed-System-Struktur bietet beim Power-Management weitere Innovationen wie Adaptive-Voltage-Scaling, programmierbare Power-Technologien und optimierte Prozesstechnologien, mit denen Altera die Leistungsaufnahme im Vergleich zur Vorgängergeneration um bis zu 60 Prozent reduzieren kann.

Die Entwicklung von heterogenen 20-nm-Systmen wird unterstützt durch eine vollständig ausgestatte High-Level-Designumgebung mit System-Level-Designtools (Qsys), C-basierten Designtools (OpenCL(TM) ) und DSP-Entwicklungssoftware (DSP Builder). Altera wird auch in Zukunft seinen Schwerpunkt auf die Produktivität der Designer legen und seine Entwicklungs-Tools skalieren, um bei 20 nm die schnellsten Compilierungszeiten liefern zu können.

"Designer von Kommunikations-, Netzwerk-, Broadcast- und Computer-Applikationen der nächsten Generation werden mit ständig steigendem Bedarf an größerer Bandbreite, höherer Performance und niedriger Leistungsaufnahme konfrontiert", sagte Bradley Howe, Senior-Vice-President, Research and Development bei Altera. "Unsere Innovationen bei 20 nm erlauben es uns, hocheffiziente, hochflexible Mixed-System-Strukturen zu liefern, die dedizierte Schaltungen mit den neuesten 20-nm-FPGA-Prozesstechnologien verbinden. Das Ergebnis sind Bausteine, die die industrieweit höchste IC-Integration, Performance und Bandbreite bei der niedrigsten Leistungsaufnahme bieten."

Altera nächste Bausteingeneration wird die 20-nm-Prozesstechnologie von TSMC nutzen und einschließlich eines Hard-ARM®-Prozessorsubsystems den höchsten Systemintegrationsgrad aufweisen. 20-nm-SoC-FPGAs stellen Anwendern einen Software-Migrationspfad von 28 nm auf 20 nm zur Verfügung. Gleichzeitig steigern sie die Performance des Prozessorsubsystems um 50 Prozent.

Die zukünftigen Innovationen umfassen:

Höchste serielle Bandbreite: 40 GBit/s bei Chip-zu-Chip und 28 GBit/s bei Backplane-Transceivern

Die bei Alteras Transceiver-Technologie in 20 nm umgesetzten Innovationen bieten die industrieweit höchste serielle Bandbreite und ermöglichen die Migration auf 100G-Backplanes und 400G-Systeme. Die 20-nm-Bausteine beinhalten sowohl 20-GBit/s-Transceiver zur Ansteuerung von CEI-25G-LR, Ethernet 4x25G Backplanes als auch 40-GBit/s-Transceiver für den Anschluss von ICs mit anderen ICs oder ICs mit optischen Modulen. Damit ist die Grundlage für die Entwicklung von CEI-56G-konformen Transceivern, die die Konnektivität für die nächste Generation von optischen 400G-Netzwerken, 400G-Line-Cards und darüber hinaus bieten, gegeben.

Heterogene 3D-ICs mit Hochgeschwindigkeits-Chip-zu-Chip-Schnittstelle

Bei 20 nm wird Altera eine innovative Hochgeschwindigkeits-Chip-zu-Chip-Schnittestelle einführen, die mehrere "Dies" in einem 3D-Gehäuse integriert. Mit dieser Schnittstelle wird man kundenspezifische heterogene 3D-Systeme anbieten können, die FPGAs mit benutzerdefinierten HardCopy-ASICs oder einer Vielzahl anderer Technologien einschließlich Speicher, ASICs von Drittanbietern und optische Schnittstellen kombinieren. Die Integration von FPGAs mit HardCopy-ASICs oder ASICs von Drittanbietern ermöglicht es Altera, Bausteinlösungen zu liefern, die im Vergleich zu 28-nm-Produkten eine zehnfach höhere Systemintegration bieten. Alteras heterogene 3D-ICs werden mit dem Chip-on-Wafer-on-Substrate- (CoWoS) Prozess von TSMC gefertigt. Mit diesen Bausteinen können Entwickler, die Systemintegration, Systemperformance und Produktdifferenzierung deutlich erhöhen und gleichzeitig Leistungsaufnahme, Platzbedarf und Kosten reduzieren.

Höchste DSP-Performance

Bei den Industrie-Benchmarks setzt Altera mit seinen 20-nm-Bausteinen neue Maßstäbe bezüglich TFLOPs/Watt. Erweiterungen, die an der nächsten Generation der DSP-Blöcke mit variabler Genauigkeit vorgenommen wurden, erzielen eine IEEE-754-Gleitkomma-Performance von über 5 TFLOPs. Auf diesen Ebenen bieten Alteras 20-nm-Bausteine im Vergleich zu FPGAs des Wettbewerbs über fünf Mal mehr TFLOPs pro Watt. Werden die Produktivitätsvorteile eines OpenCL-C-basierten Designflows, eines ARM-basierten Hard-Prozessor-Subsystems und der höchsten TFLOPs/Watt Silizium-Leistung kombiniert, dann stellen die 20-nm-Bausteine von Altera die ultimative heterogene Computing-Plattform dar.

Derzeit arbeitet Altera bei seinen 20-nm-Produkten eng mit den Kunden zusammen und diskutiert mit ihnen die Produkt-Roadmaps. Weitere Informationen über Alteras 20-nm-Produkte gibt es unter www.altera.com/20nm. Ein White-Paper, das Alteras 20-nm-Innovationen erörtert, ist unter www.altera.com/20nm_innovations zu finden.

Altera GmbH

Mit den programmierbaren Lösungen von Altera können System- und Halbleiter-Hersteller ihre Produkte schnell und kosteneffektiv entwickeln bzw. differenzieren und sich so Marktvorteile sichern. Mehr über die FPGA-, CPLD- und ASIC-Bausteine von Altera unter: www.altera.com.

Diese Pressemitteilungen könnten Sie auch interessieren

News abonnieren

Mit dem Aboservice der PresseBox, erhalten Sie tagesaktuell und zu einer gewünschten Zeit, relevante Presseinformationen aus Themengebieten, die für Sie interessant sind. Für die Zusendung der gewünschten Pressemeldungen, geben Sie bitte Ihre E-Mail-Adresse ein.

Es ist ein Fehler aufgetreten!

Vielen Dank! Sie erhalten in Kürze eine Bestätigungsemail.


Ich möchte die kostenlose Pressemail abonnieren und habe die Bedingungen hierzu gelesen und akzeptiert.