Bildunterschrift
Simulink Design Verifier nutzt formale Methoden zur Erkennung von Design-Fehlern wie Überläufen, toter Modelllogik, Division durch Null und Assertions-Verletzungen (rot markiert in Abbildung)
Dateiname
MathWorks_SDV_image.jpg
Copyright