Synopsys, Inc. (Nasdaq: SNPS), ein weltweit führender Anbieter von Software zum Entwurf integrierter Schaltungen, bringt die Version 2007.03 des IC-Compilers, Synopsys' Place-And-Route-Lösung der nächsten Generation, auf den Markt. Die Version 2007.03 verspricht signifikante Fortschritte hinsichtlich der Produktivität von IC-Entwicklern durch kürzere Laufzeit, höhere Kapazität, geschicktere Multi-Corner/Multi-Mode-(MCMM)-Optimierungen und verbesserte Vorhersagbarkeit. Die Version unterstützt außerdem den physikalischen Entwurf für die aufkommende 45-Nanometer-(nm)-Technologie-Welle. Mit mehr als 100 Millionen Dollar aus aufgelaufenen Kundenaufträgen und nahezu 100 aktiven Kundendesigns ist der IC-Compiler in zunehmendem Maße das Tool der Wahl für marktführende IC-Entwickler in einem breiten Anwendungsspektrum und über einen weiten Bereich von Siliziumtechnologien hinweg.
"2007.03 ist die bislang herausragendste Version von IC-Compiler, die überzeugende Vorteile für eine umfangreiche Gruppe von Anwendern bietet", erklärt Antun Domic, Senior Vice President und General Manager der Implementation Group bei Synopsys. "Die Version beinhaltet Fortschritte in der Core-Technologie, was generell allen Anwendern nützt. Sie erzielt ferner eine verbesserte Produktivität durch ein höheres Maß an Automatisierung von Schlüsselfunktionen wie beispielsweise MCMM-Optimierungen und Sign-off-getriebener Timing Closure."
IC-Compiler 2007.03 führt eine neue Technologie ein, die für den schnellsten Betriebsmodus eine 35-prozentige Laufzeitverbesserung erzielt, ohne dass die Qualität der Ergebnisse darunter leidet. Gekoppelt mit einer erhöhten Kapazität von annähernd 10 Millionen Gattern auf 16-Gigabyte-Plattformen gestattet diese neue Technologie Anwendern, größere Blockpartitionen in Angriff zu nehmen. Die neue Version erlaubt einen frühzeitigen Zugang zu einem integrierten, hierarchischen Design-Planning und ermöglicht damit Entwicklern, Designs in der Größenordnung von 100 Millionen Gattern zu bewältigen. Eine weitere entscheidende, produktivitätssteigernde Fähigkeit ist der Physical-Feasibility-Flow, der Anwendern erlaubt, rasch mehrere Testfloorplans zu generieren und zu analysieren, um so den besten Startpunkt für die detaillierte Implementierung zu bestimmen.
Für Spitzendesigns wird mit dem IC-Compiler 2007.03 die adaptive MCMM-Optimierungstechnologie eingeführt, welche bei gleich bleibendem Genauigkeitsgrad eine kürzere Laufzeit und einen kleineren Speicherbedarf erzielt. Der Ansatz des IC-Compilers zur Implementierung echt gleichzeitiger Optimierung für Designs mit mehrfachen Modi und Corners ist ein immenser Vorteil für fortgeschrittene Anwender. Diese können sich den Zeitaufwand einer sequenziellen Optimierung bzw. die weniger genaue Integrationstechnik anderer Place And Route Tools nicht leisten. Spitzendesigns profitieren außerdem von IC-Compilers Sign-off-getriebener Timing-Closure, die nunmehr in Produktionsqualität verfügbar ist.
Für aufkommende 45-nm-Designs bietet die Version 2007.03 des IC-Compilers führenden Kunden frühe Unterstützung in Form von Placement- und Routing-Entwurfsregeln. Er erfüllt auch die neuen Anforderungen für Lithographie-Compliance und Chemical-Mechanical-Polishing-(CMP)-bezogene Metall-Gleichmäßigkeit. Synopsys unterhält Partnerschaften mit allen wichtigen Halbleiterfirmen weltweit, um den Support für die 45-nm-Design-Implementierung produktionsreif zu machen. Die physikalische Implementierungslösung von Synopsys ist wie schon bei 90-nm- und 65-nm-Designs die erste, die Tape-outs bei 45 Nanometern ermöglicht.
Die Version 2007.03 von IC-Compiler ist ab sofort verfügbar.
Über IC-Compiler
IC-Compiler ist Synopsys' Place-And-Route-System der nächsten Generation. Es liefert ausgezeichnete Ergebnisse und kürzere Rechenzeiten dadurch, dass die physikalische Synthese zur vollwertigen Platzierung und Verdrahtung erweitert und eine Sign-off-getriebene Design-Closure ermöglicht wird. Bislang verfügbare Lösungen sind in ihren Fähigkeiten beschränkt, denn Placement, Clock-Tree-Synthese und Routing sind darin separate, unabhängige Operationen. Die Extended-Physical-Synthesis-(XPS)-Technologie IC-Compilers beseitigt die Barrieren zwischen diesen Schritten durch die Erweiterung der physikalischen Synthese zur kompletten Place-And-Route-Lösung. Der IC-Compiler hat eine einheitliche, tcl-basierte Architektur, die Innovationen implementiert und einige der besten Core-Technologien von Synopsys nutzt. Es handelt sich um ein vollständiges Place-And-Route-System mit allem, was zur Implementierung von Designs der nächsten Generation benötigt wird, einschließlich Physical-Synthesis, Placement, Routing, Timing, Signal-Integrity-(SI)-Optimierung, Power-Reduktion, Design-For-Test (DFT), sowie Yield-Optimierung.
"2007.03 ist die bislang herausragendste Version von IC-Compiler, die überzeugende Vorteile für eine umfangreiche Gruppe von Anwendern bietet", erklärt Antun Domic, Senior Vice President und General Manager der Implementation Group bei Synopsys. "Die Version beinhaltet Fortschritte in der Core-Technologie, was generell allen Anwendern nützt. Sie erzielt ferner eine verbesserte Produktivität durch ein höheres Maß an Automatisierung von Schlüsselfunktionen wie beispielsweise MCMM-Optimierungen und Sign-off-getriebener Timing Closure."
IC-Compiler 2007.03 führt eine neue Technologie ein, die für den schnellsten Betriebsmodus eine 35-prozentige Laufzeitverbesserung erzielt, ohne dass die Qualität der Ergebnisse darunter leidet. Gekoppelt mit einer erhöhten Kapazität von annähernd 10 Millionen Gattern auf 16-Gigabyte-Plattformen gestattet diese neue Technologie Anwendern, größere Blockpartitionen in Angriff zu nehmen. Die neue Version erlaubt einen frühzeitigen Zugang zu einem integrierten, hierarchischen Design-Planning und ermöglicht damit Entwicklern, Designs in der Größenordnung von 100 Millionen Gattern zu bewältigen. Eine weitere entscheidende, produktivitätssteigernde Fähigkeit ist der Physical-Feasibility-Flow, der Anwendern erlaubt, rasch mehrere Testfloorplans zu generieren und zu analysieren, um so den besten Startpunkt für die detaillierte Implementierung zu bestimmen.
Für Spitzendesigns wird mit dem IC-Compiler 2007.03 die adaptive MCMM-Optimierungstechnologie eingeführt, welche bei gleich bleibendem Genauigkeitsgrad eine kürzere Laufzeit und einen kleineren Speicherbedarf erzielt. Der Ansatz des IC-Compilers zur Implementierung echt gleichzeitiger Optimierung für Designs mit mehrfachen Modi und Corners ist ein immenser Vorteil für fortgeschrittene Anwender. Diese können sich den Zeitaufwand einer sequenziellen Optimierung bzw. die weniger genaue Integrationstechnik anderer Place And Route Tools nicht leisten. Spitzendesigns profitieren außerdem von IC-Compilers Sign-off-getriebener Timing-Closure, die nunmehr in Produktionsqualität verfügbar ist.
Für aufkommende 45-nm-Designs bietet die Version 2007.03 des IC-Compilers führenden Kunden frühe Unterstützung in Form von Placement- und Routing-Entwurfsregeln. Er erfüllt auch die neuen Anforderungen für Lithographie-Compliance und Chemical-Mechanical-Polishing-(CMP)-bezogene Metall-Gleichmäßigkeit. Synopsys unterhält Partnerschaften mit allen wichtigen Halbleiterfirmen weltweit, um den Support für die 45-nm-Design-Implementierung produktionsreif zu machen. Die physikalische Implementierungslösung von Synopsys ist wie schon bei 90-nm- und 65-nm-Designs die erste, die Tape-outs bei 45 Nanometern ermöglicht.
Die Version 2007.03 von IC-Compiler ist ab sofort verfügbar.
Über IC-Compiler
IC-Compiler ist Synopsys' Place-And-Route-System der nächsten Generation. Es liefert ausgezeichnete Ergebnisse und kürzere Rechenzeiten dadurch, dass die physikalische Synthese zur vollwertigen Platzierung und Verdrahtung erweitert und eine Sign-off-getriebene Design-Closure ermöglicht wird. Bislang verfügbare Lösungen sind in ihren Fähigkeiten beschränkt, denn Placement, Clock-Tree-Synthese und Routing sind darin separate, unabhängige Operationen. Die Extended-Physical-Synthesis-(XPS)-Technologie IC-Compilers beseitigt die Barrieren zwischen diesen Schritten durch die Erweiterung der physikalischen Synthese zur kompletten Place-And-Route-Lösung. Der IC-Compiler hat eine einheitliche, tcl-basierte Architektur, die Innovationen implementiert und einige der besten Core-Technologien von Synopsys nutzt. Es handelt sich um ein vollständiges Place-And-Route-System mit allem, was zur Implementierung von Designs der nächsten Generation benötigt wird, einschließlich Physical-Synthesis, Placement, Routing, Timing, Signal-Integrity-(SI)-Optimierung, Power-Reduktion, Design-For-Test (DFT), sowie Yield-Optimierung.
