Die MAZeT GmbH - Entwicklungs- und Fertigungsdienstleister für Embedded Systeme und Optoelektronik - begegnet der Abkündigung von Bauteilen mit dem Redesign von digitalen und Mixed-Signal-ASICs (Application Specific Integrated Circuits). Damit garantiert MAZeT die zukünftige Funktionsfähigkeit vorhandener Elektronikentwicklungen. "Der Vorteil eines ASICs gegenüber eines Standard-ICs ist beträchtlich", erläutert Dr. Fred Grunert, Geschäftsführer von MAZeT. "Das konkret auf die Anwendung zugeschnittene Elektronikkonzept beinhaltet nur die erforderlichen Funktionen und reduziert folglich Kosten und Platzbedarf. Es verbessert zudem die elektrischen Parameter. Dem stehen leider die eher kurze Bauteil-Verfügbarkeit von sechs bis acht Jahren und die eingeschränkte Lagerhaltung von höchstens zwei Jahren entgegen. Hier bietet MAZeT betroffenen Unternehmen mit dem Redesign die passende Antwort. Das Redesign verlängert dabei nicht nur die Verfügbarkeit, sondern es erlaubt darüber hinaus, den ASIC zu optimieren." MAZeT entwickelt den neuen ASIC funktions- und anschlusskompatibel zum Original-ASIC, damit der mögliche Folgeaufwand gering bleibt. Die Wahl der Halbleitertechnologie erfolgt nach der Maßgabe, dass diese lange verfügbar ist. MAZeT zeigt, dass ein Redesign von ASICs durchaus eine effiziente Alternative ist.
Digitale und Mixed-Signal-ASICs
ASICs unterteilen sich in rein digitale und Mixed-Signal-ASICs. Für das Redesign digitaler ASICs stehen jeweils unterschiedliche Methoden zur Verfügung wie bspw. die maskenprogrammierbare, die Standard-Zell-Technologie oder auch das Ersetzen durch einen programmierbaren Logikbaustein. Ein Mixed-Signal-ASIC beinhaltet neben digitalen Baugruppen auch einen unterschiedlich großen Analogteil. Durch den Einsatz von analogen bzw. digitalen IPs, einer möglichst vollständigen Datenbasis, umfangreicher und detaillierter Dokumentation des ASICs sowie der Testumgebung reduziert sich der Redesign-Aufwand. Bei einem konkreten Redesign-Auftrag eines Mixed-Signal-ASICs verbesserte MAZeT unmittelbar die Nachteile beim Original-ASIC: So ersetzte die langfristig verfügbare 0.35 µm-CMOS-Technologie die vorherige 0.6 µm-CMOS-Technologie. Die komplette Anschlussbelegung blieb trotz Redesign mit Korrekturen erhalten, so dass die vorhandenen Leiterplatten weiterverwendet wurden.
Voraussetzungen für das ASIC-Redesign
Das erfolgreiche Redesign eines ASICs ist an einige Voraussetzungen gebunden. Je mehr davon erfüllt sind, desto geringer werden Entwurfsrisiko, die Entwicklungszeit und die Kosten für das Redesign. Am wichtigsten sind die technische Beschreibung inklusive Pflichtenheft, Schaltplan, Hochsprachenbeschreibung, Netzliste und Datenblatt, um die Funktionskompatibilität sicherzustellen. Die Testvektoren und -umgebung sind wesentlich für den Nachweis der Funktionalität für die Serienproduktion. Bedeutend ist zudem die Beschreibung des dynamischen Verhaltens, da die logischen Elemente wie Gatter, Flip-Flops, Speicher etc. einer neuen Halbleitertechnologie oft andere Verzögerungszeiten bzw. die analogen Transistoren ein anderes elektrisches Verhalten - und damit andere Modelle - aufweisen. Weitere Voraussetzungen sind das Testprogramm für den Schaltkreis-Tester, die ausführliche Dokumentation der elektrischen Funktionalität des ASICs, die elektrische Charakterisierung des Eingangs-/Ausgangsverhaltens, das Betriebsspannungskonzept, das ESD- und EMV-Konzept sowie der GDS2-Datensatz.
Digitale und Mixed-Signal-ASICs
ASICs unterteilen sich in rein digitale und Mixed-Signal-ASICs. Für das Redesign digitaler ASICs stehen jeweils unterschiedliche Methoden zur Verfügung wie bspw. die maskenprogrammierbare, die Standard-Zell-Technologie oder auch das Ersetzen durch einen programmierbaren Logikbaustein. Ein Mixed-Signal-ASIC beinhaltet neben digitalen Baugruppen auch einen unterschiedlich großen Analogteil. Durch den Einsatz von analogen bzw. digitalen IPs, einer möglichst vollständigen Datenbasis, umfangreicher und detaillierter Dokumentation des ASICs sowie der Testumgebung reduziert sich der Redesign-Aufwand. Bei einem konkreten Redesign-Auftrag eines Mixed-Signal-ASICs verbesserte MAZeT unmittelbar die Nachteile beim Original-ASIC: So ersetzte die langfristig verfügbare 0.35 µm-CMOS-Technologie die vorherige 0.6 µm-CMOS-Technologie. Die komplette Anschlussbelegung blieb trotz Redesign mit Korrekturen erhalten, so dass die vorhandenen Leiterplatten weiterverwendet wurden.
Voraussetzungen für das ASIC-Redesign
Das erfolgreiche Redesign eines ASICs ist an einige Voraussetzungen gebunden. Je mehr davon erfüllt sind, desto geringer werden Entwurfsrisiko, die Entwicklungszeit und die Kosten für das Redesign. Am wichtigsten sind die technische Beschreibung inklusive Pflichtenheft, Schaltplan, Hochsprachenbeschreibung, Netzliste und Datenblatt, um die Funktionskompatibilität sicherzustellen. Die Testvektoren und -umgebung sind wesentlich für den Nachweis der Funktionalität für die Serienproduktion. Bedeutend ist zudem die Beschreibung des dynamischen Verhaltens, da die logischen Elemente wie Gatter, Flip-Flops, Speicher etc. einer neuen Halbleitertechnologie oft andere Verzögerungszeiten bzw. die analogen Transistoren ein anderes elektrisches Verhalten - und damit andere Modelle - aufweisen. Weitere Voraussetzungen sind das Testprogramm für den Schaltkreis-Tester, die ausführliche Dokumentation der elektrischen Funktionalität des ASICs, die elektrische Charakterisierung des Eingangs-/Ausgangsverhaltens, das Betriebsspannungskonzept, das ESD- und EMV-Konzept sowie der GDS2-Datensatz.
