IBM (NYSE: IBM) hat mit den gemeinsamen Entwicklungspartnern AMD, Freescale, STMicroelectronics, Toshiba und dem College of Nanoscale Science and Engineering (CNSE) das erste funktionsfähige SRAM (Static Random Access Memory) für die 22 Nanometer-Chiptechnologiegeneration vorgestellt. Die SRAM-Speicherzelle wurde in der IBM 300mm-Wafer-Forschungseinrichtung in Albany, New York, entwickelt.
SRAM-Chips bilden die Vorstufe von komplexeren Einheiten wie Mikroprozessoren. Die SRAM-Cell basiert dabei auf einem konventionellen 6-Transistor-Design und hat eine Fläche von 0.1 Quadratmikrometern. Damit unterschreitet die Cell alle bisherigen SRAM-Grössengrenzen. Der Forschungsdurchbruch wurde am CNSE der Universität von Albany, State University von New York, erreicht. Die CNSE Albany NanoTech ist im Universitätsumfeld einer der weltweit erfahrensten Nanotechnologie-Forschungskomplexe. IBM und Partner vollziehen einen beträchtlichen Teil ihrer Halbleiterforschung beim CNSE. Ein Nanometer entspricht einem Milliardstel Meter oder einem achtzigtausendstel der Breite eines Haares.
Die 22-nm-Größenordnung wird voraussichtlich erst in zwei Chip-Generationen fallen. IBM arbeitet zusammen mit seinen Partnern gerade an der Entwicklung der 32-nm- High-K-Metal-Gate-Technologie.
Normalerweise wird die Verkleinerung eines SRAM-Chips durch die Verkleinerung der zentralen Baueinheit erreicht, die oft auch als Zelle bezeichnet wird. Forscher der Gruppe um die IBM Allianz haben das SRAM-Zellen-Design und das umgebende Schaltkreis-Layout optimiert, um die Stabilität zu verbessern. Zusätzlich haben sie verschiedene neue Herstellungsprozesse entwickelt, die den Weg für die neue SRAM-Zelle ebnen sollen. Die Forscher haben dabei High-NA-Immersionslithographie verwendet, um die Pattern-Dimensionen und -Dichten zu übertragen und die Einzelteile dann in der 300mm-Halbleiter-Forschungsumgebung fabriziert.
Die Größe einer SRAM-Zelle bildet einen wichtigen Maßstab in der Halbleiterindustrie und die aktuelle Forschungsarbeit zeigt, dass IBM und seine Forschungspartner im Bereich der Entwicklung von neuer Prozesstechnologie weiter an der Spitze liegen.
Zu den verwendeten Technologien in der SRAM-Zelle zählen High-K-Metal-Gate-Stacks, Transistoren mit weniger als 25 nm an Gatelänge, dünne Abstandshalter, neuartige Co-Implantate, verbesserte Aktivierungstechniken, sehr dünne Silizide und speziell bearbeitete Kupferkontakte.
Zusätzliche Details zu dieser neuen Entwicklung werden vom 15. bis zum 17. Dezember 2008 im Rahmen des jährlichen IEEE International Electron Devices (IEDM) Meetings in San Francisco, USA, vorgestellt werden.
Weitere Informationen unter www.ibm.com und in der original Presseinformation anbei.
SRAM-Chips bilden die Vorstufe von komplexeren Einheiten wie Mikroprozessoren. Die SRAM-Cell basiert dabei auf einem konventionellen 6-Transistor-Design und hat eine Fläche von 0.1 Quadratmikrometern. Damit unterschreitet die Cell alle bisherigen SRAM-Grössengrenzen. Der Forschungsdurchbruch wurde am CNSE der Universität von Albany, State University von New York, erreicht. Die CNSE Albany NanoTech ist im Universitätsumfeld einer der weltweit erfahrensten Nanotechnologie-Forschungskomplexe. IBM und Partner vollziehen einen beträchtlichen Teil ihrer Halbleiterforschung beim CNSE. Ein Nanometer entspricht einem Milliardstel Meter oder einem achtzigtausendstel der Breite eines Haares.
Die 22-nm-Größenordnung wird voraussichtlich erst in zwei Chip-Generationen fallen. IBM arbeitet zusammen mit seinen Partnern gerade an der Entwicklung der 32-nm- High-K-Metal-Gate-Technologie.
Normalerweise wird die Verkleinerung eines SRAM-Chips durch die Verkleinerung der zentralen Baueinheit erreicht, die oft auch als Zelle bezeichnet wird. Forscher der Gruppe um die IBM Allianz haben das SRAM-Zellen-Design und das umgebende Schaltkreis-Layout optimiert, um die Stabilität zu verbessern. Zusätzlich haben sie verschiedene neue Herstellungsprozesse entwickelt, die den Weg für die neue SRAM-Zelle ebnen sollen. Die Forscher haben dabei High-NA-Immersionslithographie verwendet, um die Pattern-Dimensionen und -Dichten zu übertragen und die Einzelteile dann in der 300mm-Halbleiter-Forschungsumgebung fabriziert.
Die Größe einer SRAM-Zelle bildet einen wichtigen Maßstab in der Halbleiterindustrie und die aktuelle Forschungsarbeit zeigt, dass IBM und seine Forschungspartner im Bereich der Entwicklung von neuer Prozesstechnologie weiter an der Spitze liegen.
Zu den verwendeten Technologien in der SRAM-Zelle zählen High-K-Metal-Gate-Stacks, Transistoren mit weniger als 25 nm an Gatelänge, dünne Abstandshalter, neuartige Co-Implantate, verbesserte Aktivierungstechniken, sehr dünne Silizide und speziell bearbeitete Kupferkontakte.
Zusätzliche Details zu dieser neuen Entwicklung werden vom 15. bis zum 17. Dezember 2008 im Rahmen des jährlichen IEEE International Electron Devices (IEDM) Meetings in San Francisco, USA, vorgestellt werden.
Weitere Informationen unter www.ibm.com und in der original Presseinformation anbei.
