Durchgängiges Design ermöglicht problemlose FPGA-Leiterplatten-Integration

Altium Designer 6.0 verbessert FPGA-PCB-Co-Design

(PresseBox) (SYDNEY, Australien, ) Altium Limited (ASX: ALU), ein führender Entwickler von auf Windows basierender Entwicklungssoftware, gibt eine deutlich verbesserte FPGA-PCB-Co-Design-Unterstützung seitens Altium Designer 6.0 bekannt, der neusten Version des vereinheitlichten Systems zur Entwicklung elektronischer Produkte. Dies ermöglicht einen vollständigen Einsatz von FPGAs als Systemplattform und vereinfacht die Integration großer FPGAs in Leiterplatten.

Obwohl die Vorteile von FPGAs in der Logikentwicklung bereits seit langem bekannt sind, kann die Integration dieser Bauteile in den Leiterplatten-Design-Flow eine große Herausforderung darstellen und die Entwicklung der Leiterplatte komplizierter machen, sowie die Entwicklungsdauer deutlich verzögern. Die FPGA-Pinzuweisung erfolgt oftmals ohne Berücksichtigung des Boardlayouts, so dass das Routing der Leiterplatte durch die hohe Packungsdichte der programmierbaren Bauteile zu einer Herausforderung wird.

Mit Altium Designer lassen sich derartige Hürden beim Einsatz von FPGAs vermeiden, da ein durchgängiges Design vom Layout der fest verdrahteten Leiterplatte, bis hin zur Entwicklung der Software und der soft verdrahteten Logik, welche die embedded Intelligenz der Karte ausmacht, ermöglicht wird. Altium Designer 6.0 verbessert die Integration zwischen dem Design auf FPGA- und Leiterplatteebene durch zahlreiche neue Funktionen, die speziell im Hinblick auf eine Optimierung der Entwicklung von Produkten mit programmierbaren Bauteilen entwickelt wurden.

"Durch die Verfügbarkeit von großen FPGA-Bauteilen hat sich die Art und Weise wie die Ingenieure an das Systemdesign herangehen verändert - die Produkte können mit mehr Intelligenz ausgestattet werden, während gleichzeitig die Designzeit verkürzt und die Produktionskosten gesenkt werden können", sagt Nick Martin, Gründer und CEO von Altium. "Mit Altium Designer 6.0 lassen sich die Vorteile von FPGAs, sowohl hinsichtlich der embedded Intelligenz, als auch auf physikalischer Designebene nutzen.
Aufgrund der durchgängigen Natur des Systems lassen sich die Hürden vermeiden, die bislang in vielen Designs gegen den Einsatz von programmierbaren Bauteilen sprachen. Damit können die umfassenden Möglichkeiten dieser Bauteile genutzt werden, um das logische und das physikalische Design zu vereinfachen."

Mit "Dynamic Net Reassignment" stellt Altium Designer 6.0 ein Konzept vor, das ein Tauschen der FPGA-Pins während des Routing der Leiterplatte erlaubt. Dies beinhaltet eine dynamische Neuzuordnung von bereits gerouteten Subnetzen und die Auslagerung von gekoppelten differentiellen Signalpaaren, welche die in FPGAs häufig vorhanden LVDS-Ressourcen nutzen.
Die "Dynamic Net Reassignment"-Funktion wurde mit einer stark verbesserten automatischen FPGA-Pinoptimierungs-Engine kombiniert, so dass die Reprogrammierbarkeit der FPGA Pins bestmöglich genutzt werden kann und ein optimales Routing auf Leiterplattenebene erreicht wird. Die konsistente Natur des Altium Developer Systems ermöglicht außerdem eine automatische Synchronisation von Pinänderungen auf Baugruppenebene mit dem FPGA-Projekt, wodurch das zeitaufwändige manuelle I/O-Management entfällt.

Normalerweise werden FPGA-Bauteile mit hoher Pinzahl in BGA-Gehäusen untergebracht. Dies kann große Probleme beim Debugging auf Prototypenebene verursachen, da die Pins dieser Bauteile nicht direkt kontaktiert werden können. Die LiveDesign-Entwicklungsmethodik von Altium Designer erlaubt eine direkte Interaktion mit dem FPGA-basierten Design während der Entwicklung. Altium Designer 6.0 beinhaltet einen verbesserten JTAG Device Viewer, der eine graphische Anzeige des Pinzustandes aller JTAG-Bauteile in einem System ermöglicht, wodurch eine Überwachung des Signalzustands an den Pins in Echtzeit während des Debugging möglich ist. Der Pin-Zustand kann auch dynamisch sowohl auf dem Schaltplan, als auch im PCB-Layout angezeigt werden, so dass eine direkte Betrachtung des Signalzustands in den Designdokumenten möglich ist. In Kombination mit Altium Designers FPGA-basierten virtuellen Instrumenten, mit denen die Signale im FPGA überwacht und eingestellt werden können, verfügt der Entwickler somit über ein vollständiges Bild der Schaltungsfunktion und kann sowohl ein logisches, als auch physikalisches Debugging des Systems durchführen.

Der Live-Test von FPGA-basierten Systemen wurde in Altium Designer 6.0 durch den als virtuelles Instrument verfügbaren und deutlich erweiterten konfigurierbaren Logikanalysator (LAX) entscheidend verbessert. Der konfigurierbare LAX kann Bussysteme mit einer Breite von 8 bis 64 Bit innerhalb des FPGAs überwachen und unterstützt die Verbindung mehrerer Signalsätze. Jeder Signalsatz kann zur Triggerung einer Aufzeichnung oder als Datenquelle genutzt werden. Wird der konfigurierbare LAX mit dem Prozessorbefehlsbus verbunden, dann können die Bussystemdaten als disassemblierte Codeanweisungen angezeigt werden, so dass sich codeabhängige Probleme einfach in der LAX-Ausgabe untersuchen lassen.

Durch die zusätzliche Unterstützung von Soft- und diskreten Prozessoren, wie dem Xilinx® MicroBlaze(TM) Softprozessor, dem Sharp® BlueStreak(TM) LH79520 (auf ARM720T basierend) und den diskreten Prozessoren AMCC® PowerPC® 405CR lässt sich Altium Designer 6.0 nun auch für verschiedene FPGA-basierte 32-Bit-Prozessorsysteme einsetzen. Bislang waren im Altium Designer Ziel-FPGA unabhängige 8- und 32-Bit-Softprozessoren enthalten, so dass den Entwicklern nun eine größere Flexibilität in der Entwicklung von embedded Systemen mittels FPGAs zur Verfügung steht. Die FPGA-basierten Wrapper-Cores in Altium Designer 6.0 unterstützen Prozessoren von Drittherstellern, wobei die volle Designfunktionalität der Altium Designer Umgebung erhalten bleibt. Diese umfasst auch die einfache Verbindung FPGA-basierter Peripherie und das LiveDesign-Debugging mittels der virtuellen Instrumente von Altium Designer. Die Viper basierte Compiler Toolchain von Altium ermöglicht eine Softwarekompatibilität zwischen allen Prozessoren, wogegen die Wrapper-Cores die Hardwarekompatibilität gewährleisten.

Diese bedeutet, dass die Entwickler von embedded Designs einfach zwischen verschiedenen Prozessoren migrieren können, ohne dass eine Neuentwicklung erforderlich ist.

Verfügbarkeit und Preis

Altium Designer 6.0 ist über die weltweiten Vertriebs- und Unterstützungszentren von Altium erhältlich. Weitere Informationen und Preise zu den verschiedenen Produktlizenzierungsmöglichkeiten von Altium Designer erhalten Sie unter www.altium.com

Diese Pressemitteilungen könnten Sie auch interessieren

News abonnieren

Mit dem Aboservice der PresseBox, erhalten Sie tagesaktuell und zu einer gewünschten Zeit, relevante Presseinformationen aus Themengebieten, die für Sie interessant sind. Für die Zusendung der gewünschten Pressemeldungen, geben Sie bitte Ihre E-Mail-Adresse ein.

Es ist ein Fehler aufgetreten!

Vielen Dank! Sie erhalten in Kürze eine Bestätigungsemail.


Ich möchte die kostenlose Pressemail abonnieren und habe die Bedingungen hierzu gelesen und akzeptiert.